台积电首次提及1.4纳米工艺技术，表示2纳米进程仍按计划进行

在IEEE国际电子器件会议（IEDM）的“逻辑未来”小组讨论会上，台湾半导体制造公司（TSMC）透露，其1.4纳米级别的制造技术开发正在顺利进行。同时，TSMC再次强调，其2纳米级别的制造工艺预计将于2025年开始量产。

根据SemiAnalysis的Dylan Patel发布的幻灯片，TSMC的1.4纳米生产节点正式被命名为A14。目前，TSMC尚未透露计划何时开始A14的大规模制造（HVM）及其规格，但鉴于N2计划于2025年底和N2P计划于2026年底推出，可以合理猜测A14将在此之后（2027 - 2028年）推出。

在特性方面，A14不太可能采用垂直堆叠的互补场效应晶体管（CFETs），尽管TSMC正在探索这项技术。因此，A14可能会依赖该公司的第二代或第三代全环绕栅极场效应晶体管（GAAFETs），就像N2节点一样。

像N2和A14这样的节点将需要系统级别的共同优化，才能真正发挥差异，实现新水平的性能、功耗和特性。

尚未可知的是，TSMC是否计划在2027 - 2028年期间为其A14工艺技术采用高数值孔径（High-NA）极紫外（EUV）光刻工具。考虑到到那时英特尔（以及可能的其他芯片制造商）将已经采用并完善了下一代EUV光刻机（具有0.55数值孔径），芯片代工厂应该很容易使用它们。然而，由于高数值孔径EUV光刻工具将视场尺寸减半，其使用将给芯片设计师和芯片制造商带来额外的挑战。

当然，从现在到2027 - 2028年，许多情况可能会发生变化，因此我们不能做出太多假设。但显而易见的是，TSMC的科学家和开发人员正在研究下一代生产节点。